PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002-260389

(43)Date of publication of application: 13.09.2002

(51)Int.CI.

G11C 15/04

G11C 29/00

(21)Application number: 2001-056392

(71)Applicant: KAWASAKI MICROELECTRONICS

KK

(22)Date of filing:

01.03.2001


(72)Inventor: KANAZAWA NAOKI HATA RYUICHI

(54) ASSOCIATIVE MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To incorporate a spare CAM word as a redundancy circuit and to improve yield of products without increasing circuit scale and an output delay time.

SOLUTION: This associative memory incorporates a spare CAM word as a redundancy circuit in addition to a plurality of CAM words. Address information of a defective CAM word included in a plurality of CAM words, the memory is controlled so that a defective CAM word is substituted by a spare CAM word conforming to address information of the defective CAM word, an address of the defective CAM word is substituted by an address of the spare CAM word, while an detection coincidence output of the defective CAM word is substituted by an detection coincidence output of the spare CAM word.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特许介 (JP) (12) 公開特許公報 (A)

(11)特許出廣公開番号

特第2002-260389

(P2002-260389A)

(43)公開日 平成14年9月13日(2002.9.13)

(51) Int.CL*		觀別配号	FI	テーマコード(参考)
G11C	15/04	631	G 1 1 C 15/04	631Z 5L106
				Z
	29/00	603	29/00	603X
				603H

審査請求 未請求 請求項の数2 OL (全 11 頁)


(21)出職番号	特職2001 - 56392(P2001 - 58392)	(71)出職人	501285133
			川崎マイクロエレクトロニクス株式会社
(22) 相類日	平成13年3月1日(2001.3.1)		千葉県千葉市美浜区中瀬一丁目 3 番地
		(72)発明者	全沢 連樹
			米京都千代田区内幸町2丁目2番3号 川
	•		崎製鉄株式会社東京本社内
•		(72)発明者	100 第一
			東京都千代田区内帝町2丁目2番3号 川
			椅要数株式会社来京本社内
		(74)代理人	
			护理士 渡辺 祭稔 (外1名)
		Fターム(参	=\$ 5L106 CC02 CC11 CC17 CC21 CC32

(54) [発明の名称] 連想メモリ

(57)【要約】

【課題】回路規模や出力遅延時間を増大させることな く、冗長回路としての子嬢のCAMワードを搭載し、製 品歩留りを向上させる.

【解決手段】本発明の連想メモリは、複数のCAMワー ドに加えて、冗長回路としての子嫌のCAMワードを搭 載している。 複数のCAMワードに含まれる不良 CAM ワードのアドレス情報を保持し、この不良 CAMワード のアドレス情報に従って、不良CAMワードと予備のC AMワードを入れ替えるように制御し、不良 CAMワー ドのアドレスと予備のCAMワードのアドレスを入れ替 えると共に、子俤のCAMワードの検索一致出力と不良 CAMワードの検索一致出力を入れ替える。



【特許請求の範囲】

【請求項 1】複数のCAMワードに加えて、冗長回路としての予備のCAMワードを搭載した連想メモリであって、

複数の前記 CAMワードに含まれる不良 CAMワードの アドレス情報を保持するFRブリデコーダと、

このFRプリデコーダに保持されている不良CAMワードのアドレス情報に従い、前記予備のCAMワードを使用して、前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをシフトするように制御する第1のシフト制御回路と、

データのリード/ライトのアクセス時に、前記第1のシフト制御回路の制御に従って、i(Tは1以上の整数) 番目の前記不良CAMワードよりも上位(または下位) アドレス側の前記CAMワードのアドレスをi個すっ上位(または下位)アドレス側にシフトする第1のシフト回路と、

前記FRプリデコーダに保持されている不良CAMワードのアドレス情報に従い、前記予備のCAMワードを使用して、前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをシフトするように制御する第2のシフト制御回路と、

検索動作時に、前記第2のシフト制御回路の制御に従って、i番目の前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをi個ずつ下位(または上位)アドレス側にシフトする第2のシフト回路とを備えていることを特徴とする連想メモリ

【詩求項 2】複数のCAMワードに加えて、冗長回路としての予備のCAMワードを搭載した連想メモリであった。

複数の前記でAMワードに含まれる不良でAMワードの アドレス情報を保持するFRプリデコーダと、

このFRプリデコーダに保持されている不良 CAMワードのアドレス情報に従い、前記予備のCAMワードを使用して、前記不良 CAMワードよりも上位(または下位)アドレス側の前記 CAMワードのアドレスをシフトするように制御するシフト制御回路と、

データのリード/ライトのアクセス時に、前記シフト制御回路の制御に従って、i(iは1以上の整数)番目の前記不良のAMワードよりも上位(または下位)アドレス側の前記のAMワードのアドレスをi個ずつ上位(または下位)アドレス側にシフトする第1のシフト回路

検索動作時に、前記シフト制御回路の制御に従って、i番目の前記不良GAMワードよりも上位(または下位)アドレス側の前記 GAMワードのアドレスをi個ずっ下位(または上位)アドレス側にシフトする第2のシフト回路とを備えていることを特徴とする連想メモリ。

[00001]

【発明の属する技術分野】本発明は、連想メモリ(以下、CAM(Content Addressable: Memory)という)、より詳しくは、不良のCAMワードを子備のCAMワードと入れ替えて教済する機能を備えたCAMに関するものである。

[00002]

【従来の技術】図8は、従来の CAMの一例の構成概略 図である。 同図に示す CAM 54 は、256ワード (2) 55Row)分のCAMワードを備えるCAMアレイ (CAM Array) 56と、アドレス信号 A D R [7:0] を デコードするロウデコーダ(Row Decoder)5.8と、所定 の優先順位に従って、一致の検出されたOAMワードの アドレスを順次エンコードするプライオリティエンコー ダ(Priority Encoder)50とから構成されている。 【0003】図示例のCAM54では、ロウデコーダ5 Bにより、外部から入力されたアドレス信号ADR 【7:0】に対応したCAMワードが選択され、記憶デ ータのリート/ライトのアクセスが行われる。その後、 各々のCAMワードに記憶された記憶データと外部から 入力される検索データとの一致検索が同時に行われ、ブ ライオリティエンコーダ60により、所定の優先順位に 従って、一致が検出された CAMワードのメモリアドレ スが順次出力される。

【ロロロ4】ところで、SRAM(スタティックRAM)やDRAM(ダイナミックRAM)等の通常の半導体メモリでは、あらかじめ冗長回路として予備のメモリワードを設けておき、不良のメモリワードが存在する場合に、この不良メモリワードを予備のメモリワードと入れ替えることにより救済し、半導体メモリの歩留りを向上させる冗長回路技術が一般的に使用されている。

【ロロロ5】しかし、CAM54では、そのカラムの構造が通常の半導体メモリとは大きく異なることや、データのリード/ライトのアクセス時のアドレス選択(デコード)だけでなく、一致検索後、優先順位に従って一致アドレスを順次出力する機能(エンコード)についても教済しなければならないなど、CAM54に特有の機能や回路構成等の理由により、不良のCAMワードの教済はほとんど行われていなかった。

【0006】以下、従来のCAMの冗長回路技術について説明する。

【0007】図9は、従来のCAMの別の例の構成概略図である。同図に示すCAM52は、冗長回路技術を適用したもので、図8に示すCAM54において、さらに、FRプリデコーダ64と、論理ー物理変換器(Logical-to-Physical Converter)6.6と、フェイルロウデコーダおよびフェイルロウディスエーブル(Fail Row Decoder & Fail Row disable)6.8と、物理ー論理変換器(Physical-to-Logical Converter)7.0とを備えている。

【0008】図示例のCAM52において、CAMアレイ56は、通常の256ワード分のCAMワードRO,R1,R2,…,R255の他、1ワード分の予備のCAMワードR256を備えている。また、FRプリデコーダ64には、不良CAMワードが存在するかどうかを表す信号REDUN_EBLと、不良CAMワードが存在する場合には、この不良CAMワードのアドレス信号FALLADR[7:0]とが記憶されている。

【0009】まず、論理-物理変換器66では、不良CAMワードが存在しない場合(信号REDUN_EBLEO)、アドレス信号ADR [7:0] はそのまま出力され、ロウデコーダ58へ入力される。これに対し、不良CAMワードが存在する場合(信号REDUN_EBLE 1)、外部から入力されたアドレス信号ADR [7:0] と不良CAMワードのアドレス信号FALLADR [7:0] との大小比較が行われる。

【0010】ここで、図10(a)に示すように、ADR [7:0] ≥ FAILADR [7:0]であれば、アドレス信号ADR [7:0]には1が加算され、信号P_ADR [8:0]としてロウデコーダ58へ入力される。つまり、不良CAMワードのアドレス以降のメモリアドレスは1つずつ繰り下げられる。一方、ADR [7:0] < FAILADR [7:0]であれば、アドレス信号ADR [7:0] はそのままロウデコーダ58へ入力される。

【0011】なお、ロウデコーダ58、CAMアレイ5 5およびプライオリティエンコーダ60の動作は、外部からアドレス信号ADR [7:0]が入力される代わりに、論理-物理変換器65からアドレス信号P_ADR [8:0]が入力される点を除いて、図8に示すCAM 54の場合と同じである。また、フェイルロウデコーダおよびフェイルロウディスエーブル68は、不良CAM ワードから出力される一致不一致の検出結果を無効化するものである。

【0012】最後に、物理一論理変換器70では、不良CAMワードが存在しない場合(信号REDUN_EBL=0)、プライオリティエンコーダ60から入力されたアドレス信号P_HHA「7:0] はそのまま出力される。これに対し、不良CAMワードが存在する場合(信号REDUN_EBL=1)、プライオリティエンコーダ60から入力されたアドレス信号P_HHA「8:0] と不良CAMワードのアドレス信号FAILADR [7:0] との大小比較が行われる。

[8:0] と不良 CAMワードのアドレス信号FAIL ADR [7:0] との大小比較が行われる。
[0013] ここで、図10(b) に示すように、P_HHA [8:0] 含 FAILADR [7:0] であれば、アドレス信号ADR [7:0] からば1が選算され、信号HHA [7:0] として出力される。つまり、不良 CAMワードのアドレス以降のメモリアドレスは1つずつ繰り上げられる。一方、P_HHA [8:0] < FAILADR [7:0] であれば、アドレス信号P_

HHA [7:0] は、信号HHA [7:0] としてその まま出力される。

【0014】すなわち、CAM52では、図11に示すように、例えばP3のCAMワードが不良CAMワードである場合、外部から入力されるアドレス信号ADRは、論理-物理変換器55により、P0~P2のメモリアドレスはそのまま出力され、P3以降のメモリアドレスは1つずつ繰り下げられる。また、エンコード後のメモリアドレスは、物理-論理変換器アロにより、P0~P2のメモリアドレスは1つずつ繰り上げられる。

【ロロ15】 したがって、アドレス信号の入力側(デコーダ側)で必要に応じてメモリアドレスが加算され、出力側(エンコーダ側)では逆に減算が行われることにより、外部のインダーフェースでは不良 CAMワードの存在を全く意識することなく CAM5 2 を使用することができる。

[0016]

【発明が解決しようとする課題】しかしながら、従来の 冗長回路技術を利用したCAM 62では、大小比較回路 や加減算器を使用して論理アドレス(外部から入力され るアドレス)と物理アドレス(内部で実際に使用するア ドレス)とを相互に変換しているため、その回路規模が 大きく複雑な構成になる他、不良CAMワードのメモリ アドレスの出力を禁止するための回路 68 も必要とな り、冗長回路を追加したことによる面積の拡大が大きな デメリットとなる。

【ロロ17】また、記憶データのリード/ライトのアクセス時や検索動作時に、その都度、大小比較や加減算が行われるので、冗長回路が設けられていないでAM54と比べて出力の遅延時間が著しく増加するという問題がある。この出力遅延時間は、大小比較回路や加減算器の回路構成にもよるが1~2ns以上となることもあり、特に、一致検索後のメモリアドレスのエンコード出力は、CAMのスペックにも係わる大問題となる。

【0018】本発明の目的は、前記従来技術に基づく問題点を解消し、回路規模や出力遅延時間を増大させることなく、冗長回路としての予備のCAMワードを搭載し、製品歩留りを向上させることができる連想メモリを提供することにある。

[0019]

【課題を解決するための手段】上記目的を達成するために、本発明は、複数のCAMワードに加えて、冗長回路としての子備のCAMワードを搭載した連想メモリであって、複数の前記CAMワードに含まれる不良CAMワードのアドレス情報を保持するFRプリデコーダと、このFRプリデコーダに保持されている不良CAMワードのアドレス情報に従い、前記子備のCAMワードを使用して、前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをシフトする

ように制御する第1のシフト制御回路と、データのリー **ドノライトのアクセス時に、前記第1のシフト制御回路** の制御に従って、i(iは1以上の整数)番目の前記不 良CAMワードよりも上位(または下位)アドレス側の 前記 CAMワードのアドレスをi 個ずつ上位(または下 位)アドレス側にシフトする第1のシフト回路と、前記 FRプリデコーダに保持されている不良CAMワードの アドレス情報に従い、前記予備のCAMワードを使用し て、前記不良 CAMワードよりも上位(または下位)ア ドレス側の前記CAMワードのアドレスをシフトするよ うに制御する第2のシフト制御回路と、検索動作時に、 **前記第2のシフト制御回路の制御に従って、i番目の前** 記不良 CAMワードよりも上位(または下位)アドレス 側の前記CAMワードのアドレスを:個すつ下位(また は上位)アドレス側にシフトする第2のシフト回路とを 備えていることを特徴とする連想メモリを提供するもの である.

【0020】また、本発明は、複数のCAMワードに加 えて、冗長回路としての予備の CAMワードを搭載した 連想メモリであって、複数の前記 CAMワードに含まれ る不良 CAMワードのアドレス情報を保持するFRプリ デコーダと、 このFRブリデコーダに保持されている不 良CAMワードのアドレス情報に従い、前記予備のCA Mワードを使用して、前記不良 CAMワードよりも上位 (または下位)アドレス側の前記CAMワードのアドレ スをシフトするように制御するシフト制御回路と、デー タのリード/ライトのアクセス時に、前記シフト制御回 路の制御に従って、i(iは1以上の整数)番目の前記 不良 CAMワードよりも上位 (または下位)アドレス側 の前記 CAMワードのアドレスを:個ずつ上位(または 下位)アドレス側にシフトする第1のシフト回路と、検 **索動作時に、前記シフト制御回路の制御に従って、 i 番** 目の前記不良CAMワードよりも上位(または下位)ア ドレス側の前記CAMワードのアドレスを:個ずつ下位 (または上位)アドレス側にシフトする第2のシフト回 **)跆とを備えていることを特徴とする連想メモリを提供す**

[0021]

【発明の実施の形態】以下に、添付の図面に示す好適実施例に基づいて、本発明の連想メモリを詳細に説明する。

【0022】図1は、本発明の連想メモリの一実施例の 構成概略図である。同図に示す連想メモリ(以下、CA Mという)10は、不良のCAMワードを冗長回路とし ての予備のCAMワードと入れ替えて教済する機能を有 するもので、CAMアレイ12と、ロヴデコーダ14 と、FRプリデコーダ16と、フェイルロヴデコーダお よびシフト制御回路18と、2つのシフト回路20s。 20bと、プライオリティエンコーダ22とを備えてい る。 【ロロ23】図示例のCAM1のにおいて、まず、CAMアレイ (CAM Array) 1 2は、連続したアドレスで指定される通常の256ワード (256 Row) 分のCAMワードRO, R1, R2, …, R255に加えて、1ワード分の冗長な予備のCAMワード (Redundancy) R256を備えている。本実施例では、図9に示す従来の冗長回路を適用するCAM62との比較が容易となるように、同一構成のCAMアレイを使用した例を挙げて説明する。

【OO24】なお、本実施例では、CAMワードROが 最上位のCAMワードであり、以下順にCAMワードR 1,R2,R3,…の順に下位のCAMワードとなり、 CAMワードR255が最下位のCAMワードであると して説明を行うが、本発明はこれに限定されず、CAM ワードROを最下位とし、以下順にCAMワードR1, R2,R3,…の順に上位のCAMワードとし、CAM ワードR255を最上位のCAMワードとしてCAMア レイ12を構成してもよい。

【0025】以下順に、ロウデコーダ(Row Decorder) 14は、論理アドレス、すなわち、外部から入力される アドレス信号ADR [7:0]をデコードし、これに対応したCAMワードを指定するためのワード選択信号を 出力する。ロウデコーダ14からはCAMワードRO, R1,R2,…,R255に各々対応する256本のワード選択信号が出力され、アドレス信号ADR [7:0]に対応した1本のワード選択信号だけがアクティブ 状態とされる。

【OD26】FRプリデコーダ16は、不良のCAMDードが存在するかどうかという情報、および、不良CAMワードが存在する場合に、この不良CAMワードのアドレスを保持するものである。このFRプリデコーダ16からは、不良CAMワードが存在するかどうかを表す信号REDUN_EBLE、不良CAMワードのアドレスを表す信号FAILADR [7:0]が出力されている。

【0027】このFRプリデコーダ16の構成は、例えばビューズを用いてFRプリデコーダ16を構成し、該当する不良でAMワードのアドレスに応じてビューズを切断することにより、そのメモリアドレスを指定してもよいし、あるいは、内部レジスタを設けておき、この内部レジスタに不良でAMワードのアドレスを持定することができる手段であれば何ら限定されず、従来公知の手段がいずれも利用可能である。

【OO28】フェイルロウデコーダおよびシフト制御回路(Fail Row Decoder & Shift Control) 1 8は、信号REDUN_EBLおよび信号FAILADR [7:0] に従い、子備のCAMワードを使用して、不良CAMワードよりも上位アドレス側のCAMワードのアドレスをシフトするように、シフト回路20a,20bの動

作を制御するシフト制御信号を出力する。本実施例では、シフト制御信号はシフト回路20g,20gの両方に入力され、フェイルロウデコーダおよびシフト制御回路18はシフト回路20g,20gで共用されている。【0029】デコーダ側のシフト回路(Shift Circuit)20gは、シフト制御信号の制御に従って、ロヴデコーダおよびシフト制御回路18を介して入力される256本のワード選択信号をりまま出力するか、もしくば、不良CAMワードよりも下位アドレス側の全でのCAMワードよりも下位アドレス側の全でのCAMワードよりも下位アドレス側の全てのCAMワードのアドレスを下位アドレス側の全てのCAMワードのアドレスを下位アドレス側の全てのCAMワードのアドレスを下位アドレス側の全てのCAMワードのアドレスを下位アドレス側の全てのCAMワードのアドレスを下位アドレス側の全でのCAMワードのアドレスを下位アドレス側の全でのCAMワードのアドレスを下位アドレス側の全でのCAMワードのアドレスを下位アドレスのシフトする。

【0030】これに対し、エンコーダ側のシフト回路20bは、同じくシフト制御信号の制御により、CAMアレイ12のそれぞれのCAMワードから一致線を介して入力される2:57本の検索一致出力信号の内の上位アドレス側の2:56本の検索一致出力信号をそのまま出力するが、もしくは、不良CAMワードよりも下位アドレス側の全てのCAMワードに対応する検索一致出力信号を1つずつ上位アドレス側のCAMワードへシフト、すなわち、不良CAMワードよりも下位アドレス側の全てのCAMワードのアドレスを上位アドレス側へシフトする。

【0031】ここで、不良CAMワードが存在しない場合(信号REDUN_EBL=0)、CAMワードの論理アドレスと物理アドレスが一致するように制御される。すなわち、ロウデコーダ14から出力される256本のワード選択信号は、各々対応するCAMワードRの、R1、R2、…、R255へそのまま入力され、CAMワードRの、R1、R2、…、R255から出力される検索一致出力信号もプライオリティエンコーダ22人そのまま入力される。

【0032】一方、不良CAMワードが存在する場合(信号REDUN_EBL=1)、信号FAILADR 【7:0】に従って、不良CAMワードよりも下位アドレス側の全てのCAMワードに対応するワード選択信号が1つずつ下位アドレス側のCAMワードへシフトされる。また、不良CAMワードよりも下位アドレス側の全てのCAMワードに対応する検索一致出力信号が1つずったのCAMワードに対応する検索一致出力信号が1つずったのCAMワードへシフトされる

つ上位アドレス側のCAMワードへシフトされる。
【OD33】最後に、プライオリティエンコーダ(Prio rity Encoder)22は、シフト回路20ヵから入力される255本の検索一致出力信号について、所定の優先順位に従って、一致が検出されたCAMワードのメモリアドレスを順次エンコードし、これを最優先順位ヒットアドレスHHA【7:0】として順次出力する。CAMワードの優先順位は何ら限定されず、例えば下位アドレス側または上位アドレス側のCAMワードであるほど優先

順位が高いとしてもよい。

【ロロ34】なお、CAMアレイのワード数や、1ワードに含まれるCAMセルのピット数は何ら限定されない。また、予備のCAMワードは何ワード設けてもよいし、図示例では、最下位側のメモリアドレスに配置しているが、最上位側のメモリアドレスに配置してももちろんよい。また、ロウデコーダ 14、プライオリティエンコーダ22は従来公知の構成のものがいずれも利用可能である。

【0035】ここで、2つ以上の子備のCAMワードを設けた場合、デューダ側のシフト回路 20 a では、1つ目の不良CAMワードよりも下位アドレス側のCAMワードのアドレスを1つずつ下位アドレス側にシフトさせ、2つ目の不良CAMワードよりも下位アドレス側にシフトさせ、以下同様に、1(1は1以上の整数)番目の不良CAMワードよりも下位アドレス側のCAMワードのアドレスを1個ずつ下位アドレス側にシフトさせる必要がある。

【ロロ35】また、2つ以上の子備のCAMワードを設けた場合、エンコーダ側のシフト回路206では、1つ目の不良CAMワードよりも下位アドレス側のCAMワードのアドレスを1つずつ上位アドレス側にシフトさせ、2つ目の不良CAMワードよりも下位アドレス側にシフトさせ、以下同様に、「番目の不良CAMワードよりも下位アドレス側のCAMワードのアドレスを「個ずつ上位アドレス側にシフトさせる必要がある。

【0037】次に、図1に示すフェイルロウチコーダおよびシフト制御回路 18、ならびに、2つのシフト回路 20a、206についてより詳細に説明する。

【0038】図2は、本発明の連想メモリで用いられるフェイルロウデュータおよびシフト制御回路ならびにデュータ側のシフト回路の一実施例の構成概略図である。同図に示すように、フェイルロウデュータおよびシフト制御回路18は、不良CAMグート選択信号に各々対応して設けられた制御回路24を備えている。また、デュータ側のシフト回路20aは、各々のCAMグートRの、R1、R2、…、R255に対応して設けられたセレクタ26を備えている。

【0039】ここで、フェイルロウデコーダおよびシフト制御回路 18の各々の制御回路 2.4 には、各々対応する不良 CAMワード選択信号 FRiと、前段の制御回路(1ワード上位アドレス側の不良 CAMワード選択信号に対応する制御回路)2.4 から出力されるシフト制御信号の反転信号 SFTNiが入力されている。また、各々の制御回路 2.4 から出力されるシフト制御信号 SFTiは、シフト回路 2.0 a の各々対応するセレクタ2.5 の選択端子へ入力されている。

【0040】なお、不良CAMワード選択信号FRi

は、不良CAMワードのアドレスを表す信号FALLADR [7:0]をデコードして得られる信号である。本実施例の場合、不良CAMワード選択信号FRiは、不良CAMワードが存在しない場合には全ての不良CAMワード選択信号FRiが非アクティブ状態となり、これに対して、不良CAMワードが存在する場合には、1つの不良CAMワード選択信号FRiだけがアクティブ状態となる。

【0041】また、シフト回路20 a の各々のセレクタ26には、各々のCAMワードRO,R1,R2,…,R256に対応するワード選択信号Wiと、1つ上位アドレス側のCAMワードに対応するワード選択信号Wi-1が入力されている。また、各々のセレクタ26の選択端子には、前述の通り、各々対応する制御回路24からシフト制御信号SFTiが入力され、各々のセレクタ26の出力信号GWiは、各々対応するCAMワードへ入力されている。

【0042】フェイルロウデコーダおよびシフト制御回路18では、不良でAMワードが存在しない場合、各々の制御回路24から出力されるシフト制御信号SFTiは非アクティブ状態となる。これに応じて、シフト回路20eでは、ワード信号GWiとして、各々のセレクタ26から各々のCAMワードRiに対応するワード選択信号Wiが出力される。

【OO43】一方、不良CAMワードが存在する場合、アクティブ状態の不良CAMワード選択信号FRiを含む下位アドレス側の全ての不良CAMワード選択信号FRiに対応する制御回路24から出力されるシブト制御信号SFTiがアクティブ状態となる。これに応じて、各々のセレクタ25からは、ワード信号GWiとして、1つ上位アドレス側のCAMワードに対応するワード選択信号Wielが出力される。

【0044】すなわち、図3の概念図に分かり易く示したように、例えば通常のCAMワードがP0~P5まであり、子備のCAMワードがP3であるとすると、CAMワードP0~P2には、各々対応するワード選択信号して、2が入力される。不良CAMワードP3はロウレベルに固定され、CAMワードP4~P7には、各々1つずつシフトされたワード選択信号 L3~L5が入力される。

【0.0.4.5】 ここで、図 4 に示す具体例を挙げて、フェイルロウチョーダおよびシフト制御回路ならびにデコーダ側のシフト回路をさらに詳細に説明する。

【0046】図4(a)に示すように、フェイルロウデコーダおよびシフト制御回路 18の各々の制御回路 24は、ORゲート28と、インバータ30とから構成されている。ORゲート28の2つの反転入力端子には、各々対応する不良CAMワード選択信号と、前段の制御回路24から出力されるシフト制御信号の反転信号SFT

Niが入力されている。また、ORゲート28からはシフト制御信号SFTiが出力され、インバータ30を介してその反転信号SFTNiが出力されている。

【ロロ47】また、デコーダ側のシフト回路20gの各 々のセレクタ25は、2つのANDゲート32、34 と、NORゲート35と、インバータ38と、バッファ 40とから構成されている。ANDゲート34の2つの 反転入力端子には、各々のCAMワードRiに対応する ワード選択信号Wiと、各々対応する制御回路24のO Rゲート28から出力されるシフト制御信号SFTiが 入力されている。一方、ANDゲート32の2つの反転 入力端子には、1つ上位アドレス側のCAMワードRi - 1 に対応するワード選択信号Wi- 1 と、前段の制御 回路24のインバータ30から出力されるシフト制御信 号の反転信号SFTNi-1が入力されている。また、 ANDゲート32,34の出力信号は共にNORゲート 3.6に入力され、NORゲート36の出力信号は、イン バータ38およびパッファ40を介してワード信号 GW 〕として出力されている。

【0048】図4(a)に示す回路では、不良CAMワードが存在しない場合、信号FAILADR [7:0]をデコードして待られる不良CAMワード選択信号、図示例では、NANDゲート42の出力信号は全てハイレベルとなる。また、不良CAMワードが存在しない場合、最上位アドレスのシフト制御信号の反転信号SFTNのはハイレベルであり、ORゲート28の出力信号、すなわち、全てのシフト制御信号SFTiはロウレベル、インバータ30の出力信号、すなわち、シフト制御信号の反転信号SFTNiは全てハイレベルとなる。

【ロロ49】従って、シフト制御信号の反転信号SFTNIが入力されているANDゲート32の出力信号は四ウレベルとなるので、シフト制御信号SFTIが入力されているANDゲート34から、ロウデューダ14から出力されるワード選択信号WIが出力され、NORゲート35、インバータ38およびバッファ40を介して、ワード信号GWIとして出力される。

【DD50】一方、不良CAMワードが存在する場合、信号FAILADR [7:0]をデコードして得られる不良CAMワード選択信号だけがロウレベルとなる。これにより、この不良CAMワード選択信号FRiを含む下位アドレス側の全てのCAMワードに対応するシフト制御信号SFTiはハイレベルとなり、その反転信号SFTNiは全てロウレベルとなる。

【0051】従って、ロウレベルの不良CAMワード選択信号を含む下位アドレス側の全てのCAMワードに対応するセレクタ26では、シフト制御信号SFTiが入力されているANDゲート34の出力信号はロウレベルとなるので、その反転信号SFTNiが入力されているANDゲート32から、ロウデコーダ14から出力される。1つ上位アドレス側のCAMワードに対応するワー

下選択信号Wi-1が出力され、NÓRゲート36、インバータ38およびバッファ40を介して、ワード信号 GWiとして出力される。

【0052】なお、ロウレベルの不良でAMワード選択信号よりも上位アドレス側の全てのCAMワードに対応するセレクタ25では、シフト制御信号SFTにはロウレベルとなり、その反転信号SFTNには全てハイレベルのままである。従って、ロウレベルの不良CAMワード選択信号よりも上位アドレス側の全てのCAMワードに対応するセレクタ25では、不良CAMワードが存在しない場合と全く同様に動作する。

【0053】図4(b)は、従来のロウデコーダの一例の構成回路図である。同図は、本発明に係る追加回路の規模を分かり易くするために、冗長回路技術を適用していない従来のCAMで用いられるロウデコーダの1ワード分を示したものである。ここで、NANDゲート44、インバータ38およびバッファ40は、図4(e)に示す本発明に係る回路において、それぞれNANDゲート44、インバータ38およびバッファ40に担当する。

【0054】この図4(a)および(b)に示す回路を見比べれば明らかなように、本発明に係る回路の追加部分は、制御回路24に相当するORゲート28およびインバータ30と、セレクタ26に相当する2つのANDゲート32、34およびNORゲート36のみである。これらの回路は、例えば図8に示す従来のCAMに対して追加される回路であって、図9に示す従来のCAMにおける追加回路と比べれば、その回路規模は桁違いに小さく、その出力遅延時間も極めて短い。

【0055】続いて、図5は、本発明の連想メモリで用いられるフェイルロウデコーダおよびシフト制御回路ならびにエンコーダ側のシフト回路の一実施側の構成概略図である。同図に示すように、フェイルロウデコーダおよびシフト制御回路18の構成は、図2に示すものと同一である。また、エンコーダ側のシフト回路20bは、各々のCAMワードRO、R1、R2、…、R255に対応して設けられたセレクタ46を備えている。

【0056】なお、図5に示す例では、理解を容易とするために、エンコーダ側のシフト回路20bの前段にもフェイルロウデコーダおよびシフト制御回路18を設けてある。このように、フェイルロウデコーダおよびシフト制御回路18は、デコーダ側およびエンコーダ側のシフト回路20s,20bにそれぞれ個別に設けてもよいし、図1に示すように、シフト制御信号3FTiとその反転信号3FTNiを引き回して接続し、両者でフェイルロウデコーダおよびシフト制御回路18を共用するようにしてもよい。

【0057】図5に示すシフト回路20%において、各々のセレクタ46には、各々のCAMワードRO、R 1、R2、…、R256に対応する検索結果出力信号O ROUTiと、1つ下位アドレス側のCAMワードに対応する検索結果出力信号OROUTi+1が入力されている。また、各々のセレクタ46の選択端子には、各々対応するシフト制御信号SFTiが入力され、各々のセレクタ46の出力信号PRIiは、プライオリティエンコーダ22人入力されている。

【ロロ58】フェイルロウデコーダおよびシフト制御回路 18の動作は前述の通りである。すなわち、不良CAMワードが存在しない場合、各々の制御回路 24から出力されるシフト制御信号SFT i は非アクティブ状態となる。これに応じて、シフト回路 20 bでは、信号PR i として、各々のセレクタ4 5から各々のCAMワードR i に対応する検索結果出力信号OROUT i が出力される。

【0059】一方、不良CAMワードが存在する場合、アクティブ状態の不良CAMワード選択信号FRiを含む下位アドレス側の全ての不良CAMワード選択信号FRiに対応する制御回路24から出力されるシフト制御信号SFTiがアクティブ状態となる。これに応じて、各々のセレクタ46からは、信号PRIiとして、1つ下位アドレス側のCAMワードに対応する検索結果出力信号OROUTi+1が出力される。

【0060】すなわち、図6の概念図に分かり易く示したように、同じく通常のCAMワードがP0~P6まであり、予備のCAMワードであるP7があり、不良CAMワードがP3であるとすると、CAMワードP0~P2の検索結果出力信号はそのまま信号 L0~L2として出力される。また、CAMワードP3の検索結果出力信号は無視され、CAMワードP4~P7の検索結果出力信号は、各々1つずつシフトされて信号L3~L6として出力される。

【0061】ここで、図7に示す具体例を挙げて、フェイルロウデコーダおよびシフト制御回路ならびにデコーダ側のシフト回路をさらに詳細に説明する。

【0062】図7 (a) に示すように、フェイルロウデ コーダおよびシフト制御回路18の各々の制御回路24 は、図4(a)に示すものと全く同じである。従って、 既に述べたように、図7(a)の破線で囲まれた部分 は、デコーダ側のシフト回路20gと共用することが可 能であ り、図1に示すように、フェイルロウデコーダお よびシフト制御回路 18からシフト制御信号SFTiと その反転信号SFTNiを引き回して接続してもよい。 【ロロ53】また、エンコーダ側のシフト回路206の 各々のセレクタ45は、2つのトライステートインバー タ48,50により構成されている。トライステートイ ンパータ4.8には、各々対応するCAMワードの検索結 果出力のROUTiが入力され、トライステートインバ ータ50には、1つ下位アドレス側の CAMワードの検 | 索結果出力OROUTi+1が入力され、両者の出力信 号はワイヤード接続されて信号PRIiとして出力され

ている.

【0064】また、トライステートインバータ48の制御反転入力端子およびトライステートインバータ50の制御入力端子には、各々対応するシフト制御信号SFT(0Rゲート28の出力信号)が入力され、トライステートインバータ48の制御入力端子およびトライステートインバータ50の制御反転入力端子には、各々対応するシフト制御信号の反転信号SFTNIが入力されている。すなわち、シフト制御信号SFTNIの状態に応じてどちらか一方のみがオン、他方はオフする。

【0065】図7(a)に示す回路において、不良CAMワードが存在しない場合、既に述べたように、全ての不良CAMワード選択信号、図示例では、NANDゲート42の出力信号は全てハイレベルとなる。また、最上位アドレスのシフト制御信号の反転信号SFTNOはハイレベルであり、ORゲート28の出力信号、すなわち、全てのシフト制御信号SFTにはロウレベル、インパータ30の出力信号、すなわち、シフト制御信号の反転信号SFTNには全てハイレベルとなる。

【ロロ 5.6】従って、シフト制御信号の反転信号SFTNIがその制御入力端子に入力されているトライステートインバータ48がオンし、シフト制御信号SFTIがその制御入力端子に入力されているトライステートインバータ50はオフするので、信号PRIIとして、各々対応するCAMワードの検索結果出力OROUTiが出力される。

【OO67】一方、不良CAMワードが存在する場合、同じく既に述べたように、信号FAILADR [7:0]をデコードして得られる不良CAMワード選択信号(NANDゲートの出力信号)だけがロウレベルとなる。これにより、この不良CAMワード選択信号FRiを含む下位アドレス側の全てのCAMワードに対応するシフト制御信号SFTIはハイレベルとなり、その反転信号SFTNiは全てロウレベルとなる。

【0068】従って、ロウレベルの不良CAMワード選択信号を含む下位アドレス側の全てのCAMワードに対応するセレクタ46では、シフト制御信号SETiがその制御入力端子に入力されているトライステートインバータ50がオンし、シフト制御信号の反転信号SETNiがその制御入力端子に入力されているトライステートインバータ48はオフするので、信号PRIiとして、1つ下位アドレス側のCAMワードの検索結果出力OROUTi+1が出力される。

【ロロ69】なお、ロウレベルの不良CAMワード選択信号よりも上位アドレス側の全てのCAMワードに対応するセレクタ46では、シフト制御信号SFTiはロウレベルとなり、その反転信号SFTNiは全てハイレベルのままである。従って、ロヴレベルの不良CAMワード選択信号よりも上位アドレス側の全てのCAMワード

に対応するセレクタ46では、不良CAMワードが存在しない場合と全く同様に動作する。

【0070】図7(b)は、従来のエンコータ側の出力部の一例の構成回路図である。同図は、本発明に係る追加回路の規模を分かり易くするために、冗長回路技術を適用していない従来のCAMで用いられるエンコータ側の出力部、すなわち、各々のCAMワードの検索結果出力の1ワード分を示したものである。ここで、インバータ52は、図7(a)に示す本発明に係る回路において、トライステートインバータ48に相当する。

【ロロフ1】この図フ(a) および(b) に示す回路を見比べれば明らかなように、本発明に係る回路の追加部分は、制御回路24に相当する回路部分を共用するとすると、セレクタ46を構成するトライステートインバータ50のみである。この回路は、例えば図8に示す従来のCAMに対して追加される回路であって、図9に示す従来のCAMにおける追加回路と比べれば、その回路規模は桁違いに小さく、その出力遅延時間も極めて短い。

【ロロフ2】以上のように、本発明のCAMでは、論理アドレス(外部から入力されるアドレス)と物理アドレス(内部で実際に使用するアドレス)とを相互に変換する回路の規模が小さく、しかも、従来方式の冗長回路技術を利用したCAMと違って、記憶データのリード/ライトのアクセス時や検索動作時に、その都度、大小比較や加減算を行うわけではないので、冗長回路が設けられていない従来のCAMと比べても出力遅延時間はほぼ同等である。

【ロロフ3】本発明の連想メモリは、基本的に以上のようなものである。以上、本発明の連想メモリについて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

[0074]

【発明の効果】以上詳細に説明した様に、本発明の連想メモリは、複数のCAMワードに含まれる不良CAMワードのアドレス情報を保持し、この不良CAMワードのアドレス情報に従って、不良CAMワードと子備のCAMワードを入れ替えるように制御し、不良CAMワードのアドレスを入れ替えるように制御し、不良CAMワードの検索一致出力と不良CAMワードの検索一致出力を入れ替えるようにしたものである。これにより、本発明の連想メモリによれば、回路規模や出力遅延時間を増大させることなく、不良CAMワードと子備のCAMワードを入れ替えて使用することができ、製品の歩留りを向上させることができる。

【図面の簡単な説明】

【図1】 本発明の連想メモリの一実施例の構成概略図である。

【図2】 本発明の連想メモリで用いられるフェイルロウデコーダおよびシフト制御回路ならびにデコーダ側の

シフト回路の一実施例の構成概略図である。

【図3】 図2に示すフェイルロウチョーダおよびシフト料御回路ならびにデコーダ側のシフト回路の動作を表す一実施例の概念図である。

【図4】 (a) は、本発明の連想メモリで用いられる ロウデコーダ、フェイルロウデコーダおよびシフト制御 回路ならびにデコーダ側のシフト回路の一定施例の構成 回路図、(b) は、従来のロウデコーダの一例の構成回 路図である。

【図5】 本発明の連想メモリで用いられるフェイルロウデコーダおよびシフト制御回路ならびにエンコーダ側のシフト回路の一実施例の排成概略図である。

【図 6】 図 5に示すフェイルロウデコーダおよびシフト制御回路ならびにエンコーダ側のシフト回路の動作を表す一実施例の概念図である。

【図7】 (a) は、本発明の連想メモリで用いられるフェイルロウデコーダおよびシフト制御回路ならびにエンコーダ側のシフト回路の一実施例の構成回路図、

(b) は、従来のエンコーダ側の出力部の一例の構成回路図である。

【図8】 従来の連想メモリの一例の構成概略図であ

【図9】 従来の連想メモリの別の例の構成概略図である。

【図 1 0】 (e)は、従来の連想メモリで用いられる大小比較回路および加算器の一例の構成概略図、(b)

(B) 6]

は、従来の連想メモリで用いられる大小比較回路および 減算器の一例の構成概略図である。

【図11】 従来の連想メモリの動作を表す一例の概念図である。

[符号の説明]

10,54,62 連想メモリ (CAM)

12, 56 CAMPLY

14,58 ロウチコーダ 15,54 FRプリデコーダ

18 フェイルロウデコーダおよびシフト制御回路

20e, 20b シフト回路

22, 50 プライオリティエンコーダ

24 制御回路

26, 46 セレクタ

28 ORゲート

30, 38, 52 インバータ

32, 34 ANDゲート

36 NOR5-1

40 パッファ


42, 44 NANDゲート


48,50 トライステートインパータ


66 論理-物理変換器


68 フェイルロウデコーダおよびフェイルロウディス エーブル


70 物理一論理変換器























This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
☐ FADED TEXT OR DRAWING					
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					
\cdot					

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.